[!--pagetitle--]

　　卷积码/viterbi译码,卷积码/viterbi译码是什么意思

　　卷积码在一个二进制分组码(n,k)当中，包含k个信息位，码组长度为n，每个码组的(n-k)个校验位仅与本码组的k个信息位有关，而与其它码组无关。为了达到一定的纠错能力和编码效率(=k/n)，分组码的码组长度n通常都比较大。编译码时必须把整个信息码组存储起来，由此产生的延时随着n的增加而线性增加。

　　为了减少这个延迟，人们提出了各种解决方案，其中卷积码就是一种较好的信道编码方式。这种编码方式同样是把k个信息比特编成n个比特，但k和n通常很小，特别适宜于以串行形式传输信息，减小了编码延时。

　　与分组码不同，卷积码中编码后的n个码元不仅与当前段的k个信息有关，而且也与前面(n-1)段的信息有关，编码过程中相互关联的码元为nn个。因此，这n时间内的码元数目nn通常被称为这种码的约束长度。卷积码的纠错能力随着n的增加而增大，在编码器复杂程度相同的情况下，卷段积码的性能优于分组码。另一点不同的是：分组码有严格的代数结构，但卷积码至今尚未找到如此严密的数学手段，把纠错性能与码的结构十分有规律地联系起来，目前大都采用计算机来搜索好码。

　　下面通过一个例子来简要说明卷积码的编码工作原理。正如前面已经指出的那样，卷积码编码器在一段时间内输出的n位码，不仅与本段时间内的k位信息位有关，而且还与前面m段规定时间内的信息位有关，这里的m=n-1通常用(n，k，m)表示卷积码(注意：有些文献中也用(n，k，n)来表示卷积码)。图1就是一个卷积码的编码器，该卷积码的n=2，k=1，m=2，因此，它的约束长度nn=n×(m+1)=2×3=6。

　　图1(2，1，2)卷集码编码器

　　在图1中，与为移位寄存器，它们的起始状态均为零。、与、、之间的关系如下：

　　(1)

　　假如输入的信息为d=[11010]，为了使信息d全部通过移位寄存器，还必须在信息位后面加3个零。表1列出了对信息d进行卷积编码时的状态。

　　表1信息d进行卷积编码时的状态

　　输入信息d11010000

　　b3b20001111001100000

　　输出c1c21101010010110000

　　描述卷积码的方法有两类，也就是图解表示和解析表示。解析表示较为抽象难懂，而用图解表示法来描述卷积码简单明了。常用的图解描述法包括树状图、网格图和状态图等。基于篇幅原因这里就不详细介绍了。

　　卷积码的译码方法可分为代数译码和概率译码两大类。代数译码方法完全基于它的代数结构，也就是利用生成矩阵和监督矩阵来译码，在代数译码中最主要的方法就是大数逻辑译码。概率译码比较常用的有两种，一种叫序列译码，另一种叫维特比译码法。虽然代数译码所要求的设备简单，运算量小，但其译码性能(误码)要比概率译码方法差许多。因此，目前在数字通信的前向纠错中广泛使用的是概率译码方法。

　　维特比译码法简介

　　viterbi译码算法是一种卷积码的解码算法。缺点是随着约束长度的增加算法的复杂度增加很快。约束长度n为7时要比较的路径就有64条，为8时路径变为128条。(2<<(n-1))。所以viterbi译码一般应用在约束长度小于10的场合中。

　　编码(举例约束长度为7)：编码器7个延迟器的状态(0，1)组成了整个编码器的64个状态。每个状态在编码器输入0或1时，会跳转到另一个之中。比如110100输入1时，变成101001(其实就是移位寄存器)。并且输出也是随之而改变的。

　　解码的过程就是逆过程。算法规定t时刻收到的数据都要进行64次比较，就是64个状态每条路有两条分支(因为输入0或1)，同时，跳传到不同的两个状态中去，将两条相应的输出和实际接收到的输出比较，量度值大的抛弃(也就是比较结果相差大的)，留下来的就叫做幸存路径，将幸存路径加上上一时刻幸存路径的量度然后保存，这样64条幸存路径就增加了一步。在译码结束的时候，从64条幸存路径中选出一条量度最小的，反推出这条幸存路径(叫做回溯)，得出相应的译码输出。

　　这样的算法在ti的c54x的dsp上使用100m的速率运行，都无法达到数传速度的要求，主要的时间消耗在每条路径的两次比较上，两次比较的时候一共需要从内存中取3个数(上一时刻幸存路径的量度，两个状态跳转相应的输出值)，比较结束以后，还需要对内存写入2个数(幸存路径新的总量度，下一个跳转的状态)，这样，每个时钟节拍需要比较的次数就是64*2次，每次存取数就要5次。一个数据包是256byte，知道解码一包所大概需要的时间。加上其他的开销，最后实验出来的结果是大概0.06m，但是用64k速率传输的时候只要0.03m即可传完。